17/07/2025, Notizie online sulla fibra ottica, guidata dalla rapida evoluzione dei grandi modelli di intelligenza artificiale e dell'infrastruttura di calcolo, il centro di calcolo intelligente sta accelerando verso una nuova era di interconnessione con "la luce come nucleo". I circuiti integrati fotonici (PIC) sono diventati una tecnologia chiave per supportare l'high-performance computing grazie ai loro vantaggi di elevata larghezza di banda, basso consumo energetico e dimensioni ridotte. Tuttavia, il collo di bottiglia che limita l'applicazione su larga scala dei PIC non è nella progettazione, ma nel processo di produzione e collaudo. I test tradizionali a livello di modulo non sono più in grado di soddisfare i requisiti di coerenza e rendimento dei chip ottici al silicio, ed è diventato un percorso chiave per migliorare la capacità produttiva e accelerare l'implementazione delle applicazioni.

Questo articolo fornirà un'analisi approfondita delle tendenze di sviluppo e delle sfide di test dell'interconnessione PIC ed esplorerà le capacità applicative della piattaforma di sonda automatizzata EXFO OPAL nei test di accoppiamento edge a livello di wafer, contribuendo a realizzare un'implementazione su larga scala ed efficiente dei chip integrati fotonici.

Colli di bottiglia di connettività guidati dall'IA e sfide di test

Contesto industriale
Negli ultimi anni, la scala dei parametri dei grandi modelli di intelligenza artificiale è aumentata esponenzialmente, la potenza di calcolo delle GPU ha continuato a crescere, mentre la larghezza di banda della rete è aumentata solo di 1,4 volte, formando una significativa "differenza a forbice", e il sistema di rete sta diventando il collo di bottiglia principale che limita l'efficienza dei centri di calcolo intelligenti. L'interconnessione ottica, in particolare le architetture parallele ad alta velocità basate su PIC, è vista come un percorso chiave per rompere i colli di bottiglia.

Tuttavia, l'implementazione su larga scala dei PIC deve affrontare gravi sfide, in particolare nel processo di test. Man mano che la capacità dei chip si evolve a 100 Tb/s o anche Pb/s, la scala di integrazione e il numero di canali sono aumentati vertiginosamente, portando a tre problemi principali:
Elevata complessità di produzione: un singolo chip integra migliaia di dispositivi ottici, con un'area ampia, più canali e un complesso accoppiamento funzionale;

Drammatico aumento della difficoltà di test: la fase di test tradizionale a livello di modulo è in ritardo, il che può facilmente causare sprechi di materiali e processi, ed è difficile ottenere un controllo a ciclo chiuso.

Aumento del rischio di rendimento: la mancanza di verifica funzionale dei sistemi a livello di wafer porta all'esposizione di chip difettosi nelle fasi successive del processo, rallentando il ritmo della produzione di massa.

Secondo le statistiche, il costo di TAP (test, assemblaggio e confezionamento) ha rappresentato oltre l'80% del costo di produzione dei chip PIC, che è molto più alto di quello dei chip elettrici tradizionali.

Dalla verifica dei parametri alla garanzia della funzione di sistema

Sistema di test
Per garantire prestazioni stabili e rendimento di produzione dei chip PIC in applicazioni ad alta complessità, i test ottici attraversano l'intero processo, dalla verifica della progettazione alla consegna del modulo. In base alle diverse fasi e scopi di test, può essere suddiviso in tre fasi e due tipi di metodi.

Tre fasi principali di test:
Test a livello di wafer: condurre il taglio e l'imballaggio dei chip per concentrarsi sui parametri ottici di base come la perdita di inserzione (IL) e la perdita correlata alla polarizzazione (PDL) per individuare precocemente i chip difettosi, migliorare il rendimento e controllare i costi.

Test a livello di pacchetto: condotto dopo l'imballaggio dei chip per verificare l'impatto dell'efficienza di accoppiamento, dello stress di imballaggio e di altri fattori sulle prestazioni, è l'anello chiave che collega la produzione front-end e l'integrazione del sistema back-end.

Test a livello di modulo: per moduli completi (come OSFP/QSFP), verifica indicatori a livello di sistema come il tasso di errore di bit (BER), l'eye diagram, TDECQ e la potenza di trasmissione, che è un'ispezione finale di qualità prima di lasciare la fabbrica.

Due tipi di metodi di test:
Test dei parametri: focalizzato sulla struttura del dispositivo e sulle caratteristiche dei materiali, come larghezza di banda, perdita, velocità di risposta, ecc., viene spesso utilizzato per la verifica della progettazione e l'ottimizzazione del processo;

Test funzionale: simula l'ambiente applicativo reale per valutare le prestazioni complessive del chip a specifiche lunghezze d'onda, velocità e formati di modulazione, come il tasso di errore di bit e il rapporto segnale-rumore.

Dividere scientificamente le fasi di test e abbinare metodi di test appropriati è diventata una strategia chiave per migliorare l'efficienza e la coerenza della produzione di PIC. In particolare nella fase di produzione di massa, i test funzionali a livello di wafer stanno diventando un punto di partenza chiave per superare i colli di bottiglia dei test e accelerare l'industrializzazione.

I test funzionali vanno avanti e la verifica a livello di wafer diventa il focus

Tendenze tecnologiche
Con il continuo miglioramento dell'integrazione, della complessità e degli scenari applicativi dei chip PIC, il settore ha raggiunto un consenso sul fatto che i test funzionali a livello di sistema devono passare dalla tradizionale fase del modulo alla fase di confezionamento e persino del wafer. Questa tendenza non è solo il risultato dell'evoluzione tecnologica, ma anche il modo per garantire il rendimento, controllare i costi e ottenere una consegna di alta qualità.

Perché i test devono essere spostati in avanti?

Anticipare i test può identificare i difetti funzionali all'inizio della produzione, impedire ai chip difettosi di confluire in processi ad alto costo e ridurre fondamentalmente le rilavorazioni e gli sprechi. I vantaggi specifici includono:
Controllo dei costi: screening precoce dei prodotti difettosi per ridurre le alte perdite nella fase di confezionamento e assemblaggio;

Miglioramento dell'efficienza: semplificare il processo di test a livello di modulo e accelerare il ritmo di consegna del prodotto;

Garanzia di qualità: rilevare prima le deviazioni a livello di sistema per migliorare la coerenza e l'affidabilità dei chip;

Ciclo chiuso del processo: feedback dei dati di test al processo di produzione per aiutare la progettazione e l'ottimizzazione continua del processo.

Sfide tecniche dei test in avanti:
Nonostante le chiare tendenze, ci sono ancora sfide significative nel raggiungere la verifica funzionale a livello di wafer, tra cui:
Difficile accoppiamento ad alta precisione: è necessario ottenere un accoppiamento edge multicanale, ad array di grandi dimensioni e a bassa perdita di inserzione, che pone requisiti migliori per la precisione di allineamento e la ripetibilità.

Misurazione di indici complessi: misurazione accurata di indicatori chiave a livello di sistema come BER, TDECQ, Q-factor, IL, RL, PDL, ecc.;

Elevata compatibilità della piattaforma: la piattaforma di test deve essere adattata a una varietà di materiali (Si, InP, LiNbO₃) e forme di confezionamento (CPO, MCM, ecc.);

Elevata richiesta di automazione e intelligenza: è necessario supportare il controllo parallelo dei canali, la raccolta di dati in tempo reale e il collegamento per ottenere "test e regolazione" e "ottimizzazione online".

Con il continuo miglioramento della densità dei canali e della velocità di trasmissione, i test funzionali a livello di wafer non sono solo uno strumento potente per controllare i costi, ma anche una capacità fondamentale per garantire il rendimento e la consegna su larga scala. Guardando al futuro, il settore ha urgente bisogno di costruire una piattaforma di test automatizzata flessibile che supporti più fasi, più canali e più forme di accoppiamento per promuovere l'aggiornamento completo del sistema di test PIC.

EXFO ha costruito un sistema di piattaforma di test intelligente PIC

soluzione
Per soddisfare le esigenze di test funzionali in avanti, verifica a livello di wafer e produzione di massa, EXFO ha lanciato la serie OPAL di piattaforme di sonda automatizzate per costruire un sistema di test end-to-end dalla verifica scientifica alla consegna in lotti. La piattaforma ha un alto grado di automazione, modularità e capacità di espansione flessibili, supporta test multi-pacchetto e multi-accoppiamento ottico da singolo die a wafer da 300 mm e apre il ciclo chiuso dei test wafer-pacchetto-modulo, che è uno strumento chiave per ottenere una consegna di alta qualità dei chip fotonici.

1. Supporto multi-forma di pacchetto: stazione di sonda serie OPAL
OPAL-EC|Piattaforma di punta per test di accoppiamento edge a livello di wafer
Progettata appositamente per i test automatizzati di accoppiamento edge a livello di wafer. La piattaforma supporta wafer fino a 300 mm, tavola rotante a 105° e accoppiamento parallelo multicanale, integra moduli di allineamento su nanoscala, sistemi a doppia telecamera superiore e inferiore e funzioni di navigazione autofocus e ha una risoluzione di allineamento di 0,5 nm e una precisione di posizionamento del wafer di 3 nm, migliorando significativamente l'efficienza di accoppiamento e la coerenza dei test.

Applicazioni tipiche: test in lotti di dispositivi a livello di wafer come modulatori ottici al silicio e MRR; screening e verifica su larga scala di PIC di scenari di intelligenza artificiale, comunicazione e rilevamento; verifica rapida di accoppiamento edge a livello di wafer multi-porta e ad alta densità.

Questo è un video, si prega di saltare al link al contenuto corrispondente dell'articolo per visualizzarlo
OPAL-MD|Una piattaforma di test multi-chip che collega R&S e produzione di massa
È adatta per test multi-die o pacchetti complessi (come MCM, CPO) ed è adatta per test pilota e produzione di massa a basso volume di spinball. La piattaforma supporta test paralleli multi-chip, software di controllo dell'automazione PILOT integrato, che copre l'intero processo di guida, calibrazione, esecuzione e analisi dei dati dei chip e ha capacità di configurazione flessibili per soddisfare le esigenze di verifica in lotti di strutture di confezionamento complesse.

Applicazioni tipiche: progetto MPW tape-out e valutazione del modulo integrato multi-chip; test funzionali CPO ad alta velocità e confezionamento complesso; moduli di telecomunicazioni, campi di guida autonoma, ecc.

OPAL-SD|Piattaforma flessibile per la ricerca scientifica e la validazione a basso volume

Una piattaforma di sonda semi-automatizzata entry-level per università, istituti di ricerca e team di start-up, adatta per la rapida verifica delle funzioni ottiche/elettriche su un singolo chip e in piccoli lotti. La piattaforma supporta il funzionamento manuale e semi-automatico ed è dotata di sonde ottiche/elettriche modulari per un allineamento preciso e una commutazione flessibile. Il software di test PILOT integrato supporta il controllo automatico di base, l'acquisizione e l'analisi dei dati, rendendolo una scelta ideale per la verifica della ricerca scientifica e l'incubazione tecnologica.

Applicazioni tipiche: valutazione della progettazione iniziale e verifica funzionale dei chip PIC; esperimenti didattici, incubazione tecnologica e screening dei processi; ricerca accademica, test di sviluppo a basso volume di start-up.

Questo è un video, si prega di saltare al link al contenuto corrispondente dell'articolo per visualizzarlo

2. Piattaforma software PILOT: un hub di test intelligente basato sui dati

PILOT è il software di controllo principale di EXFO appositamente costruito per la piattaforma di sonda OPAL, che esegue la configurazione dei test, il controllo delle apparecchiature, l'esecuzione dei processi, l'analisi dei dati e la generazione di report e costruisce un ciclo chiuso di test dei chip PIC automatizzato, tracciabile e scalabile. La sua architettura modulare e la forte interoperabilità supportano l'intero processo di test da singolo die a wafer, da R&S alla linea di produzione. Le sue competenze principali includono:

Automazione dei processi e controllo congiunto delle apparecchiature: legge automaticamente i disegni CAD, identifica i layout Die e collega laser, misuratori di errore di bit, misuratori di potenza e altre apparecchiature per ottenere il controllo dell'intero processo di allineamento, calibrazione e acquisizione.

Scripting flessibile e pianificazione concorrente: il modulo sequencer integrato supporta lo scripting Python/Excel, il parallelismo multithread e la pianificazione della sequenza di test, adattandosi a scenari multicanale.

Gestione strutturata dei dati: database cloud/locale integrato per centralizzare la gestione dei piani di test, delle definizioni dei componenti, dei parametri di configurazione e dei risultati dei test e supportare la collaborazione multi-sito e l'analisi dei dati tracciabili.

Ottimizzazione dei test di salto basata sull'IA: PILOT è nativamente compatibile con gli strumenti di intelligenza artificiale che possono addestrare e distribuire modelli, identificare modelli di difetti, prevedere i risultati e saltare in modo intelligente i test ridondanti, migliorando significativamente il rendimento e l'efficienza dei test.

Forte ecosistema di interoperabilità: può essere integrato perfettamente con Excel, MATLAB, Power BI e altri strumenti per aiutare gli utenti a completare in modo efficiente l'analisi dei dati e la generazione di report.
La piattaforma PILOT ha davvero realizzato il salto dalla "verifica statica" alla "regolazione dinamica dei parametri", dal "test a punto singolo" alla "collaborazione dei processi" ed è l'hub software principale che supporta l'industrializzazione dei test automatizzati dei chip PIC a livello di wafer.

Gestione strutturata dei dati: i database cloud/locali integrati consentono la gestione centralizzata dei piani di test, delle definizioni dei componenti, dei parametri di configurazione e dei risultati dei test, supportando la collaborazione multi-sito e l'analisi dei dati tracciabili.

Ottimizzazione dei test di salto basata sull'IA: PILOT è nativamente compatibile con gli strumenti di intelligenza artificiale e può addestrare e distribuire modelli per identificare modelli di difetti, prevedere i risultati, saltare in modo intelligente i test ridondanti e migliorare significativamente il rendimento e l'efficienza dei test.

Forte ecosistema di interoperabilità: può essere integrato perfettamente con strumenti come Excel, MATLAB, Power BI, ecc., aiutando gli utenti a completare in modo efficiente l'analisi dei dati e la generazione di report.
La piattaforma PILOT ha davvero realizzato una transizione dalla "verifica statica" alla "regolazione dinamica dei parametri" e dal "test a punto singolo" alla "collaborazione dei processi" ed è l'hub software principale che supporta l'industrializzazione dei test automatizzati dei chip PIC a livello di wafer.

3. Piattaforma di test CTP10: motore di test funzionale ad alta precisione
CTP10 è una piattaforma di test di dispositivi fotonici ad alte prestazioni lanciata da EXFO, progettata specificamente per i risuonatori ad anello micro MZI、 La progettazione di verifica dei parametri di dispositivi passivi e attivi come filtri e VOA presenta i vantaggi di alta precisione, ampia copertura e forte scalabilità ed è uno dei motori di test chiave per la verifica funzionale PIC. I vantaggi principali includono:
Risoluzione sub picometro: supporta la scansione spettrale a 20 fm per soddisfare i test di risposta nel dominio della frequenza precisi dei dispositivi ad anello micro ad alto Q;

Copertura a banda ultra larga: copertura a banda intera 1240-1680 nm, adatta a molteplici scenari applicativi come telecomunicazioni, comunicazione dati e biosensing;

Gamma dinamica ultra elevata: >70 dB di gamma dinamica della perdita di inserzione, in grado di misurare più parametri come IL, PDL e risposta spettrale in una singola scansione;

Supporto array multicanale: supporta la misurazione parallela di oltre 100 canali, adatta ai requisiti di test di array di dispositivi ad alta densità come AWG e commutatori ottici;

Stabilità del laser e calibrazione della tracciabilità: modulo di calibrazione della potenza e del laser DFB integrato, che consente la stabilità dell'uscita e la tracciabilità completa dei dati di processo.

CTP10 adotta un design modulare, supporta il doppio controllo della riga di comando SCPI e dell'interfaccia grafica GUI e si integra perfettamente con il software PILOT. È adatto per ambienti di ricerca e sviluppo, pilota e produzione di massa ed è la soluzione di riferimento negli attuali test PIC che combina precisione, velocità e scalabilità.

Con il continuo aumento dell'integrazione e della complessità dei chip PIC, i test si stanno spostando dalla tradizionale "post validazione" all'"pre embedding". EXFO utilizza la stazione di sonda OPAL, la piattaforma di misurazione CTP10 e il software di automazione PILOT per costruire un sistema di test intelligente che copre i wafer ai sistemi, ottenendo un accoppiamento ad alta precisione, parallelismo multicanale, analisi assistita dall'IA e processo decisionale basato sui dati, accelerando la transizione dei chip PIC dal laboratorio alle applicazioni su larga scala. In base alla tendenza della strategia di test in avanti, i test si stanno evolvendo da uno strumento ausiliario a una forza centrale che guida l'ottimizzazione dei processi di produzione fotonica e la collaborazione del settore.